HDI 精细线路蚀刻:让 2mil 可报价的 RFQ 输入项

为什么"最小 2mil"不是一个可报价的输入
最小能力值只回答一个问题:这家供应商做过这个几何吗? 它回答不了定价依赖的那些问题。
一句裸的 2mil 请求里缺三样东西:
在哪些层。 一块 12 层 HDI,可能只有两个信号层在细间距 BGA 下方需要 2mil,其余层 4mil 完全够用。按最严值报整个叠层,等于为没人要求的工作付钱。
在多厚的铜上。 线宽能力与成品铜厚是耦合的。同一套蚀刻工艺,在较薄的铜上能分辨的几何比在较厚的铜上更精细——铜越厚,要去除的材料越多,侧壁越难控。在你指定为较厚铜的层上要 2mil,和在薄内层上要 2mil,是两个不同的制造问题,有时是两个不同的答案。
用什么公差。 作为设计意图的"2mil"和作为验收判据的"2mil ±10%"不是同一笔采购。后者让供应商对一个可测量的结果负责;前者谁都不用负责。
在这三样落到纸面之前,供应商只有两个坏选择:按最坏情况假设、报高价;或者按乐观情况假设、把差异留到开工后才暴露。两者都不是能拿去和另一家横向对比的报价。
常规精细档与最小能力档:该按哪一档询价
PCB168 的 HDI 页上列了两个不同的精细线路数值,这个区分比本文其他任何内容都重要。
| 数值 | 它是什么 | 在 RFQ 里怎么用 |
|---|---|---|
| 3/3mil 线宽/线距 | 列为 HDI 工艺的核心特性 | 高密度 HDI 布线的合理默认档,设计与询价都按它走 |
| 2mil/2mil | 列为最小线宽/线距 | 工艺边界值;仅在设计确实无路可走时提出,并预期需要工程确认 |
如果你的细间距 BGA 出线在 3/3mil 就能收敛,那就按 3/3mil 询价。你会拿到更干净的价格、更短的工程回环、更少的附条件措辞。只有当焊盘间距、孔结构与出线数量确实留不下别的余地时,才去动 2mil/2mil——并且要明确说出来、把它局部化,这正是下一节的内容。
把最小值当默认请求,是细线 HDI 询价变贵的最常见原因。
HDI 细线宽报价真正需要的五项输入
1. 目标线宽/线距:写成你能接受的数值
写你的设计实际使用的数值,不是供应商宣传的最紧数值。若不同区域不同,写最严那个并注明它是局部的——不要取平均。
线宽与线距要分开写。两者并不总是相等,"2mil 导线配 3mil 间距"和 2/2 是明显不同的蚀刻问题。
不可用:精细线路 HDI,最小线宽
可用:L3 与 L10:常规布线 3mil/3mil;仅 BGA 出线区:线宽与线距 2mil/2mil
2. 每一层承载细线的成品铜厚
这是最常缺失、也最常改变答案的一项。铜厚必须按成品铜厚、逐层说明,并且要和线宽请求出现在同一页上——不要埋在一份可能与制造说明不一致的独立叠层文件里。
如果你的叠层各层铜厚不同,就逐层列出。供应商无法在铜厚未声明的前提下确认细线窗口;而"各层铜厚混用 + 一条全局线宽注释",本身就是一个必然在 CAM 阶段爆出来的冲突。
3. 哪些层、哪些区域最严
两个子项,提供成本都很低:
- 层清单。 点出承载最严几何的层,写成
L3, L10就够。 - 区域。 说明最严几何是全板性的,还是限定在可识别的区域(BGA 出线扇出、连接器区、某个模块下方)。
局部收紧与全板收紧是两笔不同的采购。不说明,供应商只能按全板处理。
4. 你能接受的线宽偏差
这一项把设计意图变成验收判据。给出你能接受的偏差方向与幅度:是"标称 ±10%",还是"允许偏窄不允许偏宽",还是"关键差分对必须落在给定窗口内"。
没有这一项,双方对"做到了 2mil"的理解可以完全不同,而分歧只会在来料检验时才第一次被发现。
5. 细线几何用什么方式验证与验收
说明你要什么证据:AOI 判定即可,还是需要显微测量报告,还是需要在指定区域取样测量并随货提供。同时说明这份证据是首件要求还是每批要求。
这一项会实质影响价格与周期,因此必须在报价阶段就说清楚,而不是在第一批交货后追加。
成品铜厚先决定细线可行性
方向性结论只有一条,但它足以改变询价方式:铜越薄,细线越好做。
原因是几何的:蚀刻要把导线之间的铜去掉,铜层越厚,需要去除的深度越大,侧壁越倾斜,导线顶部与底部的宽度差越明显。因此同一条"2mil"要求,在薄内层上是常规工作,在较厚铜层上可能落到工艺窗口之外。
这就是为什么第 2 项输入不能省。不给逐层成品铜厚,供应商要么按最厚层假设(价格上去、或直接回答做不了),要么按最薄层假设(报价好看,开工后回头找你改设计)。
具体的铜厚—最小线宽换算关系必须由工程按你的实际叠层确认,PCB168 未公布这类换算表,本文也不代为拟造。你要做的只是把铜厚交出去。
作为对照:厚铜 PCB 产品页 公布的最小线宽是 6mil,方向和 HDI 细线正好相反——需要大截面载流时,线宽注定放宽。两类需求出现在同一块板上时,必须按层分别说明。
如果你想先了解微孔与埋孔在 HDI 里的实现方式,可参考 HDI PCB 制造工艺。
线宽收窄会移动阻抗:一个绕不开的后果
导线变窄会改变其特性阻抗。这是物理必然,不是工艺缺陷。如果你的板上有受控阻抗网络,那么"把线宽收紧到 2mil"这个决定同时也是一个阻抗决定,两者不能分开审批。
本文不展开阻抗控制的方法与判据——那是另一个话题,可参考 PCB168 已发布的 PCB 阻抗控制设计要点。这里只提一句必须记住的实践:RFQ 里如果同时出现细线要求和受控阻抗要求,请说明哪一个是硬约束。 供应商需要知道,当两者冲突时应该动线宽还是动叠层。
局部收紧,而不是全板收紧
一个可以立刻省钱的动作:把最严几何限制在真正需要的区域。
- 全板 2mil:整板每一处都按最严窗口制造与检验。
- 局部 2mil:仅指定区域按最严窗口,其余按常规档。
第二种写法几乎总是更便宜、工程回环更短。要用好它,你只需要在 RFQ 里说明区域边界的识别方式——层号加区域描述,或在制造说明里直接圈出。
顺带一句:局部收紧还能减少"整板按最严档检验"带来的判定争议面。成本驱动项的完整拆解可参考 HDI PCB 成本驱动项与报价优化。
供应商回复里要盯的三句话
拿到报价后,找这三件事:
一、是否按层分别承诺。 一句"可做 2mil"覆盖全部层,通常意味着对方还没看你的叠层。可用的回复会写成"L3/L10 的 BGA 出线区可按 2mil/2mil"。
二、是否附了条件。 附条件不是坏事,恰恰相反——"需工程评审确认"是诚实的表述。要警惕的是没有任何条件的最紧档承诺。
三、是否要求叠层复核。 认真处理细线的供应商会回头要叠层、要逐层铜厚、要区域说明。不问就报的,报的是一个假设。
报价阶段可定 vs 必须工程评审
| 项目 | 报价阶段可定 | 必须工程评审 |
|---|---|---|
| 常规档 3/3mil 是否可行 | ✅ | |
| 层数 4–20 是否在能力内 | ✅ | |
| 0.075mm 激光孔、微孔直径 ≥0.1mm 是否在能力内 | ✅ | |
| 1+N+1 至 4+N+4 叠层类型是否支持 | ✅ | |
| 基材 FR-4 / BT / ABF 可选性 | ✅ | |
| 指定铜厚下 2mil 是否落在窗口内 | ✅ | |
| 线宽偏差承诺与验收方式 | ✅ | |
| 细线与受控阻抗冲突时的取舍 | ✅ | |
| 局部收紧区域的可制造性判定 | ✅ |
这张表的用法:把左列能定的部分在 RFQ 里问成"是/否",右列的部分明确写成"请在工程评审中确认"。这样你会得到一份边界清晰的报价,而不是一份看起来便宜、实则条件未定的报价。
汇总:一段可直接粘进 RFQ 的细线要求
```
HDI 精细线路要求
- 层数与叠层:__ 层,__+N+__(若已定)
- 承载细线的层:L__、L__
- 各层成品铜厚:L__ = __ oz;L__ = __ oz
- 常规布线线宽/线距:__ mil / __ mil
- 最严区域线宽/线距:__ mil / __ mil,区域 = ____(BGA 出线/连接器区/其他)
- 可接受线宽偏差:____(如 标称 ±__%,或 仅允许偏窄)
- 受控阻抗网络:有 / 无;若有,冲突时优先保:线宽 / 阻抗
- 验证与验收:AOI 判定 / 显微测量报告;首件 / 每批
- 请分别回复:以上哪些可在报价阶段确认,哪些需工程评审
```
把第 9 项留在里面。它会直接暴露对方是在报价还是在猜。
准备好这些输入后,可以通过 报价入口 提交,或先在 制造能力页 核对整体工艺范围。
FAQ
问:PCB168 能做 2mil/2mil 吗?
答:2mil/2mil 是 HDI 产品页公布的最小线宽/线距能力。它是否适用于你的板,取决于承载细线的层、这些层的成品铜厚以及最严区域的范围,需要工程按实际叠层确认。核心特性中另列有 3/3mil 精细线宽/线距。
问:我该按 3/3mil 还是 2mil/2mil 询价?
答:如果设计在 3/3mil 能收敛,按 3/3mil。你会得到更干净的价格和更短的工程回环。只有当焊盘间距与出线数量确实无路可走时才提 2mil/2mil,并把它限制在具体区域。
问:为什么供应商总是先问铜厚?
答:因为铜厚决定细线可行性。铜越厚,蚀刻需要去除的深度越大、侧壁越难控,同一个线宽要求可能就落到窗口之外。不给逐层成品铜厚,任何细线答复都是基于假设。
问:只有一小块区域需要细线,需要整板按最严档做吗?
答:不需要,而且不建议。在 RFQ 里说明最严几何限定在哪些层的哪些区域,其余按常规档。这通常更便宜,也减少验收判定的争议面。
问:细线要求和受控阻抗要求冲突时怎么办?
答:在 RFQ 里预先说明哪一个是硬约束。导线变窄会改变特性阻抗,供应商需要知道冲突时应该动线宽还是动叠层。阻抗控制本身的方法可参考 PCB168 已发布的阻抗控制设计要点。